IAP9 Rec'd PCT/PTO 36 FEB 2006

PCT/DE2004/001576

WO 2005/015632

1

Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu

- Die Erfindung betrifft ein Multichip-Schaltungsmodul mit einer Hauptplatine,
 mindestens einem auf der Hauptplatine montierten und mit der Hauptplatine
 elektrisch kontaktierten Trägersubstrat und mindestens einem Halbleiterchip
 auf dem Trägersubstrat, der mit dem Trägersubstrat elektrisch kontaktiert
 ist, wobei
- das Trägersubstrat mindestens eine Kavität an einer
 Montageoberfläche zur Aufnahme mindestens eines Halbleiterchips hat,
- in der Kavität Anschlusskontakte für zugeordnete Bumps des
 Halbleiterchips vorgesehen sind,
 - der mindestens eine Halbleiterchip in Flip-Chip-Technik mit den Bumps an den Anschlusskontakten montiert ist, und
- die Montageoberfläche des Trägersubstrates auf eine
 Kontaktoberfläche der Hauptplatine aufgebracht ist, wobei ein
 Füllmaterial zwischen der Kontaktoberfläche der Hauptplatine und der
 Montageoberfläche des Trägersubstrates vorgesehen ist.
- Die Erfindung betrifft weiterhin ein Verfahren zur Herstellung derartiger Multichip-Schaltungsmodule.
- Multichip-Schaltungsmodule sind hinreichend beispielsweise aus der
 DE 100 11 005 A1 und der DE 100 41 770 A1 bekannt. Vor allem
 Hochfrequenzschaltungen im Frequenzbereich bis 100 GHz werden in Form
 derartiger Multichip-Schaltungsmodule realisiert. Die Multichip-

Schaltungsmodule bestehen hierbei aus einem Trägersubstrat, auf dem in Drahtbond- oder Flip-Chip-Technologie einzelne Halbleiterchips montiert werden. Geeignete Halbleiterchips können beispielsweise Millimeter Wave Monolithic Integrated Circuits MMIC sein. Das Trägersubstrat kann weiterhin passive Schaltungskomponenten, beispielsweise auf der Oberfläche oder in tieferen Ebenen des Trägersubstrates haben. Für den Hochfrequenzeinsatz kann das Trägersubstrat beispielsweise eine Mehrlagenkeramik sein, wie z. B. Low Temperature Cofired Ceramics LTCC.

10

5

Die Trägersubstrate mit den passiven und aktiven Schaltungskomponenten bilden wiederum Submodule, die auf einem weiteren Substrat, der Hauptplatine, zusammengefasst werden. Die Submodule sind elektrisch mit der Hauptplatine und somit auch untereinander kontaktiert.

- Zur Kontaktierung der Trägersubstrate mit der Hauptplatine ist beispielsweise die Ball-Grid-Array BGA-Verbindungstechnik aus der DE 199 31 004 A1 bekannt.
- Das Multichip-Schaltungsmodul wird anschließend mit dielektrischen Füllmaterialien verkapselt, wie in der DE 101 16 510 A1 offenbart ist, oder mit einem Metallgehäuse abgeschirmt, wie in der DE 100 59 688 A1 beschrieben ist.
- 25 In der EP 0 900 477 B1 ist ein elektronisches Bauelement mit
 Oberflächenwellenfiltern beschrieben, bei dem ein Trägersubstrat in FlipChip-Technik auf einer Hauptplatine montiert ist. Auf die dem
 Verbindungsbereich zwischen Trägersubstrat und Hauptplatine abgewandte
 Seite des Trägersubstrates bis hin zur Hauptplatine ist eine metallische

Schutzschicht direkt aufgebracht, so dass ein dichter Verschluss zur Hauptplatine hin besteht.

WO 2005/015632

15

30

Die Flip-Chip-Technik zur elektrischen Kontaktierung von Halbleiterchips auf ein Trägersubstrat bzw. eines Trägersubstrates auf eine Hauptplatine mit Hilfe von Bumps, die mit Anschlusskontakten verbunden werden, ist beispielsweise in der DE 100 41 695 A1, der DE 100 43 450 A1 und der DE 100 29 255 A1 beschrieben.

Zur Abschirmung der Multichip-Schaltungsmodule sind nachteilig zusätzliche Arbeitsschritte erforderlich.

In der DE 196 40 192 A1 ist ein Verfahren zur bumpfreien Flip-Chip-Montage von integrierten Schaltungen auf ein Substrat unter Verwendung anisotop leitfähiger Klebstoffe beschrieben, die Lotpartikel zur metallurgischen Verbindung zwischen integrierten Schaltkreis und Substrat beschrieben.

Die JP 2003174141 A1 offenbart ein Multichip-Schaltungsmodul, bei dem ein Halbleiterchip mit Bumps verbunden ist, die auf einer Ebene eines Trägersubstrats zu Anschlusskontakten in Kavitäten des Trägersubstrats geleitet sind. Die Montageoberfläche des Trägersubstrats ist mit zwischenliegenden Füllmaterial mit der Kontaktoberfläche einer Hauptplatine verbunden, so dass der Halbleiterchip eingekapselt ist. Die elektrische Kontaktierung des Trägersubstrats erfolgt über die Kavitäten zur Hauptplatine.

Aufgabe der Erfindung ist es, ein verbessertes Multichip-Schaltungsmodul mit einem kostengünstigeren und gleichzeitig höher integrierten, kompakteren Aufbau zu schaffen.

Ī

Die Aufgabe der Erfindung ist es weiterhin, ein verbessertes Verfahren zur Herstellung eines solchen Multichip-Schaltungsmoduls zu schaffen.

Die Aufgabe wird mit dem gattungsgemäßen Multichip-Schaltungsmodul erfindungsgemäß dadurch gelöst, dass das Trägersubstrat mehrlagig mit sich quer durch mehrere Lagen erstreckende Verbindungsleitungen ist. Die mehrlagige Strukturierung des Trägersubstrates wird vorzugsweise ausschließlich zur passiven Integration des Multichip-Schaltungsmoduls beispielsweise für Leitungsführungen, Filter und Biasnetzwerke genutzt.

Die Aufgabe wird mit dem gattungsgemäßen Verfahren weiterhin erfindungsgemäß gelöst durch die Schritte:

- a) Einlassen des mindestens einen Halbleiterchips in für die Halbleiterchips an einer Montageoberfläche des Trägersubstrates vorgesehene Kavitäten;
- b) Montieren des mindestens einen Halbleiterchips in Flip-Chip-Technik durch Kontaktierung von auf Anschlusskontakten in den Kavitäten aufliegenden Bumps der Halbleiterchips;
- c) Auftragen einer Füllmaterialschicht auf die Kontaktoberfläche der Hauptplatine; und
- d) Aufbringen des Trägersubstrates mit der Montageoberfläche auf die Kontaktoberfläche der Hauptplatine.

Im Vergleich zu den herkömmlichen Herstellungsverfahren von Multichip-Schaltungsmodulen ist die Anzahl der Arbeitsschritte bei der Aufbau- und

25

30

15

Verbindungstechnik unter Anwendung von Standardtechnologien reduziert. Das Multichip-Schaltungsmodul lässt sich damit relativ preiswert herstellen und hat aufgrund der Kavitäten einen höher integrierten, kompakteren Aufbau.

5

10

20

Das Füllmaterial ist vorzugsweise ein anisotrop leitendes Material, wie beispielsweise eine anisotrop leitende Paste oder ein anisotrop leitender Film. Damit wird nicht nur eine Verkapselung und Abschirmung des Multichip-Schaltungsmoduls realisiert. Vielmehr werden im gleichen Arbeitsschritt zusätzlich alle Verbindungen zwischen dem Trägersubstrat und der Hauptplatine geschlossen. Durch den anisotropen Charakter des Füllmaterials ist eine Isolation benachbarter Leitungen gewährleistet.

Das Füllmaterial leitet dabei in Richtung der Auftragshöhe, d. h. in Richtung
von der Hauptplatine zum Trägersubstrat. In der Fläche hingegen ist das
anisotrope Füllmaterial isolierend.

Das Füllmaterial soll die Zwischenräume der Kavitäten nicht vollständig ausfüllen, um eine Benetzung der Oberfläche des Halbleiterchips und der Bumps mit Füllmaterial zu verhindern, so dass eine Veränderung der elektrischen Eigenschaften möglichst vermieden wird.

Die Erfindung wird nachfolgend anhand der beigefügten Zeichnungen beispielhaft näher erläutert. Es zeigen:

- 5 Figur 1 Skizze eines Trägersubstrates mit Halbleiterchips in Querschnittsansicht;
- Figur 2- Skizze des zum Aufsetzen auf eine Hauptplatine um 180° gedrehten Trägersubstrates mit elektrisch kontaktierten

 Halbleiterchips in Querschnittsansicht;
 - Figur 3 Skizze eines Multichip-Schaltungsmoduls mit auf die Hauptplatine aufgesetztem Trägersubstrat in Querschnittsansicht.

15

20

25

30

Die Figur 1 lässt eine Skizze eines mehrschichtigen Trägersubstrates 1 erkennen, das eine Vielzahl von Leiterbahnen 2 hat. An einer Montageoberfläche 3 des Trägersubstrates 1 sind Kavitäten 4 in Form von rechteckigen Aussparungen vorgesehen, in die Halbleiterchips 5 eingesetzt werden können. In den Kavitäten 4 sind entsprechend Anschlusskontakte 6 für Bumps 7 an der Unterseite der Halbleiterchips 5 vorgesehen. Mit Hilfe der Bumps 7 und der Anschlusskontakte 6 können die Halbleiterchips 5 in den Kavitäten 4 mit der bekannten Flip-Chip-Technik elektrisch kontaktiert werden. Als kostengünstige Realisierung mehrlagiger Trägersubstrate 1 bietet sich insbesondere im Zusammenhang mit der Herstellung von Kavitäten 4 die LTCC-Technologie (Low Temperature Co-fired Ceramics) an.

An der Unterseite des Trägersubstrates 1, die der Montageoberfläche 3 gegenüber liegt, ist eine planare Antennenanordnung 8, z. B. eine Patch-

WO 2005/015632

Antenne vorgesehen. Eine solche Konstruktion ist nunmehr möglich, da das Trägersubstrat 1 mit der Montageoberfläche 3 auf eine Hauptplatine montiert werden kann.

7

Bei den vertikalen Leiterbahnen 2 handelt es sich um sich quer durch mehrere Lagen des Trägersubstrates 1 erstreckende Verbindungsleitungen für HF- und DC-Signale. Die Leiterbahnen 2 können bspw. aus mindestens einem Leiter und ggf. mindestens einer zusätzlichen abschirmenden Durchführung bestehen. Die vertikale Leitungsführung kann auch in Hohlleitertechnik ausgeführt werden, wobei die vertikalen Durchkontaktierungen die leitenden Wände eines Hohlleiters bilden.

Die Figur 2 lässt den Verfahrensschritt des Zusammenfügens des Trägersubstrates 1, das um 180° in Bezug auf das in der Figur 1 dargestellte Trägersubstrat 1 gedreht ist, auf eine Hauptplatine 9 erkennen.

Auf der Kontaktoberfläche 10 der Hauptplatine 9 ist ein Füllmaterial 11 in Form eines anisotrop leitenden Films, einer anisotrop leitenden Paste oder einer isotrop leitenden Klebeschicht aufgetragen.

20

25

15

Das Trägersubstrat 1 wird nunmehr mit der Montageoberfläche 3 auf die Kontaktoberfläche 10 mit dem Füllmaterial 11 gepresst. Dabei sind die Halbleiterchips 5 in Flip-Chip-Technik bereits elektrisch mit dem Trägersubstrat 1 kontaktiert. Die Leiterbahnen 2 zur elektrischen Kontaktierung der Halbleiterchips sind durch das mehrschichtige Trägersubstrat 1 an die Montageoberfläche 3 geführt und werden mit entsprechenden Leiterbahnen 12 in der Hauptplatine 9 elektrisch verbunden, wenn das Trägersubstrat 1 mit der Hauptplatine 9 durch das Füllmaterial 11 verklebt ist.

Die Figur 3 lässt ein entsprechendes fertiges Multichip-Schaltungsmodul mit Trägersubstrat 1 und Hauptplatine 9 im zusammengefügten Zustand erkennen. Durch den Einsatz von anisotrop leitendem Füllmaterial 11, das in Richtung der Schichtdicke des Füllmaterials 11, d. h. in Richtung von Trägersubstrats 1 zur Hauptplatine 9 leitend und in Richtung der Fläche des Füllmaterials 11 isolierend ist, wird automatisch eine elektrische Verbindung der Leiterbahnen 2 und 12 hergestellt. Bei isotrop leitendem Füllmaterial werden Leiterbahnen 2, 12 an der Montageoberfläche 3 kurzgeschlossen, so dass keine Leitungsführung an der Montageoberfläche 3 vorgesehen werden sollte. Kapselung und Wärmeableitung ist jedoch nach wie vorgegeben.

Durch die im Vergleich zu herkömmlichen Multichip-Schaltungsmodulen umgekehrte Befestigungsweise des Trägersubstrates 1 auf die Hauptplatine 9 mit der die Halbleiterchips 5 beinhaltenden Montageoberfläche 3 wird in einem Arbeitsschritt eine Verkapselung erreicht, die die Hochfrequenzeigenschaft des Multichip-Schaltungsmoduls jedoch nicht beeinflusst. Zudem wird die in den Halbleiterchips 5 erzeugte Verlustwärme unmittelbar an die Hauptplatine 9 abgeführt, so dass zusätzliche platzraubende Durchkontaktierungen zur Abfuhr von Verlustwärme nicht erforderlich sind.

Durch Auswahl der Schichtdicke des Füllmaterials 11 derart, dass beim Absetzen des Trägersubstrates 1 mit Standard-Positioniergeräten ein komplettes Füllen der Zwischenräume der Kavitäten 4 vermieden wird, kann eine Versiegelung der Halbleiterchips erreicht werden, ohne dass die Chip-Oberfläche mit Bumps 7 und Füllmaterial 11 benetzt werden. Nach dem abschließenden Aushärten des Füllmaterials 11 wird eine dauerhafte störungsfreie Verkapselung und Abschirmung sichergestellt.

5

10

15

20

Die Hauptplatine 9 kann je nach Auswahl des Füllmaterials 11 und der gewünschten Anwendung ein ein- oder mehrlagiges Substratmaterial oder eine Metallplatte sein.

- Wenn lediglich eine störungsfreie Kapselung und eine gute thermische Abfuhr erzielt werden soll, bietet sich eine Metallplatte an. Für komplexere Anordnungen kann die Hauptplatine 9 ebenfalls eine beliebige Kombination aus mehrlagigem Substrat und ggf. strukturierter Metallplatte sein.
- Durch Herstellung des Multichip-Schaltungsmoduls in einer geeigneten Atmos-phäre kann in den Kavitäten 4 nicht nur Luft, sondern ein beliebiges (Schutz-) Gas eingeschlossen werden.

Patentansprüche

- Multichip-Schaltungsmodul mit einer Hauptplatine (9), mindestens einem auf der Hauptplatine (9) montierten und mit der Hauptplatine (9) elektrisch kontaktierten Trägersubstrat (1), und mit mindestens einem Halbleiterchip (5) auf dem Trägersubstrat (1), der mit dem Trägersubstrat (1) elektrisch kontaktiert ist, wobei
- das Trägersubstrat (1) mindestens eine Kavität (4) an einer

 Montageoberfläche zur Aufnahme mindestens eines

 Halbleiterchips (5) hat,
 - in der Kavität (4) Anschlusskontakte (6) für zugeordnete Bumps (7) des Halbleiterchips (5) vorgesehen sind,
 - der mindestens eine Halbleiterchip (5) in Flip-Chip-Technik mit den Bumps (7) an den Anschlusskontakten (6) montiert ist, und
 - die Montageoberfläche (3) des Trägersubstrates (1) auf eine Kontaktoberfläche (10) der Hauptplatine (9) aufgebracht ist, wobei ein Füllmaterial (11) zwischen der Kontaktoberfläche (10) der Hauptplatine (9) und der Montageoberfläche (3) des Trägersubstrates (1) vorgesehen ist, dadurch gekennzeichnet, dass das Trägersubstrat (1) mehrlagig mit sich quer durch mehrere Lagen erstreckende Leiterbahnen (2) ist und das Füllmaterial (11) die Halbleiterchips (5) in den Kavitäten (4) rückseitig kontaktiert, ohne die Anschlusskontakte (6) und Bumps (7) zu umschließen.

20

15

5

Multichip-Schaltungsmodul nach Anspruch 1, dadurch
gekennzeichnet, dass das Füllmaterial (11) ein anisotrop leitendes
Material, beispielsweise eine anisotrop leitende Paste oder ein
anisotrop leitender Film ist.

5

20

- Multichip-Schaltungsmodul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Füllmaterial (11) die Zwischenräume der Kavitäten (4) nicht vollständig ausfüllt.
- 4. Multichip-Schaltungsmodul nach einem der vorhergehenden
 Ansprüche, dadurch gekennzeichnet, dass Leiterbahnen (2) des
 Trägersubstrates (1) an die Montageoberfläche (3) geführt und mit
 Leiterbahnen (12) der Hauptplatine (9) elektrisch und mechanisch zur
 gleichzeitigen Signalführung, Wärmeableitung, Kapselung und
 Abschirmung verbunden sind.
 - Multichip-Schaltungsmodul nach einem der vorhergehenden
 Ansprüche, gekennzeichnet durch eine planare Antennenanordnung
 (8) auf der Unterseite des Trägersubstrates (1), die der
 Montageoberfläche (3) gegenüberliegt.
 - Multichip-Schaltungsmodul nach einem der vorhergehenden
 Ansprüche, dadurch gekennzeichnet, dass das Trägersubstrat (1)
 eine Mehrlagenkeramik, insbesondere eine Low Temperature Co-fired
 Ceramic (LTCC) ist.
 - 7. Verfahren zur Herstellung von Multichip-Schaltungsmodulen nach einem der vorhergehenden Ansprüche mit den Schritten:

15

20

25

- a) Einlassen des mindestens einen Halbleiterchips (5) in für die Halbleiterchips (3) an einer Montageoberfläche (3) des Trägersubstrates (1) vorgesehene Kavitäten (4);
- b) Montieren des mindestens einen Halbleiterchips (5) in FlipChip-Technik durch Kontaktierung von auf Anschlusskontakten
 (6) in den Kavitäten (4) aufliegenden Bumps (7) der
 Halbleiterchips (5);
- 10 c) Auftragen einer Füllmaterialschicht (11) auf die Kontaktoberfläche (10) der Hauptplatine (9); und
 - d) Aufbringen des Trägersubstrates (1) mit der Montageoberfläche (3) auf die Kontaktoberfläche (10) der Hauptplatine (9).
 - 8. Verfahren nach Anspruch 7 gekennzeichnet durch Auftragen eines anisotrop leitenden Füllmaterials (11), insbesondere einer Paste oder eines Films, als Füllmaterial (11) auf die Kontaktoberfläche.
 - Verfahren nach Anspruch 7 oder 8, gekennzeichnet durch Auftragen der Füllmaterialschicht (11) in einer derart angepassten
 Schichtstärke, dass Zwischenräume der Kavitäten (4) mit dem
 Füllmaterial (11) nicht vollständig ausgefüllt werden.
 - 10. Verfahren nach einem der Ansprüche 7 bis 9, gekennzeichnet durch elektrisches Verbinden von sich quer durch mehrere Lagen des Trägersubstrates (1) erstreckende Leiterbahnen (2), die an die Montageoberfläche (3) geführt sind, mit Leiterbahnen (12) der Hauptplatine (9).

 Verfahren nach einem der Ansprüche 7 bis 10, gekennzeichnet durch Herstellung in einer Gasatmosphäre zum Einschließen von Gas in die Kavitäten (4).




Fig. 1




Fig. 2




Fig. 3

INTERNATIONAL SEARCH REPORT

PCT/UE2004/001576

A. CLASSIFICATION OF SUBJECT MATTER IPC 7 H01L23/373					
According to	International Palent Classification (IPC) or to both national classific	ation and IPC			
B. FIELDS	SEARCHED				
Minimum do IPC 7	cumentation searched (classification system followed by classification H01L	ion symbols)	_		
Documental	ion searched other than minimum documentation to the extent that s	such documents are included in the fields se	arched .		
Electronic da	ata base consulted during the international search (name of data ba	ase and, where practical, search terms used)			
EPO-In	ternal, WPI Data, PAJ				
C. DOCUME	ENTS CONSIDERED TO BE RELEVANT				
Category °	Citation of document, with indication, where appropriate, of the re	elevant passages	Relevant to claim No.		
Υ	US 2003/128080 A1 (PIEL PIERRE-M AL) 10 July 2003 (2003-07-10) paragraph '0016! - paragraph '00 figures 1,2	1-11			
Υ	WO 99/14806 A (BOSCH GMBH ROBERT ALBERT ANDREAS (DE); GOEBEL ULRI HU) 25 March 1999 (1999-03-25) page 5 - page 8; figure 2	1-11			
A	US 5 983 974 A (SYLVESTER MARK F 16 November 1999 (1999-11-16) column 9, line 5 - column 10, li figure 2	1-11			
Furt	her documents are listed in the continuation of box C	Patent family members are listed	n annex		
*Special categories of cited documents *A' document defining the general state of the art which is not considered to be of particular relevance *E' earlier document but published on or after the international filing date *C' tater document published after the international or pnority date and not in conflict with the application but cited to understand the principle or theory underlying the invention *C' tater document published after the international or pnority date and not in conflict with the application but cited to understand the principle or theory underlying the invention or particular relevance, the claimed invention cannot be considered novel or cannot be considered to					
L document which may throw doubts on priority claim(s) or involve an inventive step when the document is taken alone which is cried to establish the publication date of another clation or other special reason (as specified) cannot be considered to involve an inventive step when the document of particular relevance, the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such document is combined with one or more other such document is combined with one or more other such document is combined with one or more other such document is taken alone.					
P document published prior to the international filing date but later than the priority date claimed to the international filing date but later than the priority date claimed to the same patent lamity.					
	actual completion of the international search	Date of mailing of the international sea	псптероп		
	19 January 2005 31/01/2005				
Name and	mailing address of the ISA European Patent Office, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax (431-70) 340-3016	Stirn, J-P			

INTERNATIONAL SEARCH REPORT

ormation on patent family members

International Application No PC170E2004/001576

Patent document oted in search report		Publication date	1	Patent family member(s)	Publication date
US 2003128080	A1	10-07-2003	EP WO US	1472726 Al 03060998 Al 2004198012 Al	03-11-2004 24-07-2003 07-10-2004
WO 9914806	A	25-03-1999	DE WO DE JP US	19740330 A1 9914806 A1 19881347 D2 2001516972 T 2003148070 A1	25-03-1999 25-03-1999 15-06-2000 02-10-2001 07-08-2003
US 5983974	Α	16-11-1999	US AU JP WO	5838063 A 4904597 A 2000505247 T 9820544 A1	17-11-1998 29-05-1998 25-04-2000 14-05-1998

INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen
PCT/UE2004/001576

A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES IPK 7 H01L23/373					
Nach der Int	ernationalen Patentklassifikation (IPK) oder nach der nationalen Klass	sifikation und der IPK			
B. RECHER	RCHIERTE GEBIETE				
Recherchier IPK 7	ter Mindestprufstoff (Klassifikationssystem und Klassifikationssymbol $H01L$	9)			
ı	te aber nicht zum Mindestprufstoff gehorende Veroffentlichungen, so-				
	r internationalen Recherche konsultierte elektronische Datenbank (Na ternal, WPI Data, PAJ	ame der Datenbank und evtl verwendete S	iuchbegriffe)		
C. ALS WE	SENTLICH ANGESEHENE UNTERLAGEN				
Kategone ^e	Bezeichnung der Veroffentlichung, soweit erforderlich unter Angabe	der in Betracht kommenden Teile	Betr Anspruch Nr		
Υ	US 2003/128080 A1 (PIEL PIERRE-MA AL) 10. Juli 2003 (2003-07-10) Absatz '0016! - Absatz '0026!; Ab 1,2	1-11			
Y	WO 99/14806 A (BOSCH GMBH ROBERT ALBERT ANDREAS (DE); GOEBEL ULRIC HU) 25. März 1999 (1999-03-25) Seite 5 - Seite 8; Abbildung 2	1-11			
A	US 5 983 974 A (SYLVESTER MARK F) 16. November 1999 (1999-11-16) Spalte 9, Zeile 5 - Spalte 10, Ze Abbildung 2	1-11			
Westere Veroffentlichungen sind der Fortsetzung von Feld C zu X Siehe Anhang Patentfamilie					
 Besondere Kategonen von angegebenen Veröffentlichungen "A' Veröffentlichung, die den aligemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist aber nicht als besonders bedeutsam anzusehen ist ahrens Dokument, das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist anderen ist anderen ist erscheinen zu lassen, oder durch die das Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt) "O' Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht PV Veröffentlichung, die vor dem internationalen Anmeldedatum. "Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung soll oder Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung werfen, wenn die Veröffentlichung mit einer oder mehreren anderen Veröffentlichung mit einer oder mehreren anderen Veröffentlichung unt einer Achmann nahellegend ist "Veröffentlichung unt einer Rechmann nahellegend ist "Veröffentlichung unt einer Anmeldedatum veröffentlichung unter besonder der Maßnahmen bezieht veröffentlichung unter einer Fachmann nahellegend ist "Veröffentlichung unter einer Fachmann nahellegend ist "Veröffentlichung die sereiben Patentfamilie ist 					
	Abschlusses der inlernationalen Recherche 9. Januar 2005	Absendedatum des internationalen Re 31/01/2005	cnerchenderichts		
Name und Postanschrift der Internationalen Recherchenbehorde Bevollmächtigter Bediensteter Europassches Patentamt, PB 5818 Patentlaun 2					
	NL - 2280 HV Rijswrik Tel (+31-70) 340-2040, Tx 31 651 epo nl, Fax (+31-70) 340-3016	Stirn, J-P			

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichung die zur selben Patentfamilie gehoren

Internationales Aktenzeichen PCT70E2004/001576

	n Recherchenbericht führtes Patentdokument	Datum der Veröffentlichung		Mitglied(er) der Patentfamilie	_	Datum der Veröffentlichung	
U	JS 2003128080	A1	10-07-2003	EP WO US	1472726 A1 03060998 A1 2004198012 A3	1	03-11-2004 24-07-2003 07-10-2004
	NO 9914806	Α	25-03-1999	DE WO DE JP US	19740330 A 9914806 A 19881347 D 2001516972 T 2003148070 A	\1)2	25-03-1999 25-03-1999 15-06-2000 02-10-2001 07-08-2003
u u	JS 5983974	A	16-11-1999	US AU JP WO	5838063 A 4904597 A 2000505247 T 9820544 A	Λ Γ	17-11-1998 29-05-1998 25-04-2000 14-05-1998